



Lecture 5

System Clock, Crossbar and GPIO

System Clock, Crossbar and GPIO

◆ תזמון של מיקרו בקר.

➤ מתנד פנימי.

➤ מתנד חיצוני

➤ הגדרה ואתחול של תזמון.

◆ Watchdog timer

➤ יחידה זו משמשת כמעין "שעון שמירה" המונע מהמיקרו בקר להיכנס ללולאה אינסופית, המעגל פועל בשיטה כזו שאם הוא לא מקבל שינוי בכניסתו במשך זמן ממושך (ניתן לקבוע זמן זה) הוא נותן פולס Reset לבקר.

◆ Port pin

➤ סוגי פלט

➤ הגדרת מצב פורטים בתור פורטים ספרתיים.

◆ מנגנון Crossbar

➤ שיוך רגליים ורמות עדיפות.

➤ איפשור crossbar

➤ XBR0 (Crossbar Register 0)


➤ XBR1 (Crossbar Register 1)

➤ XBR2 (Crossbar Register 2)



מבוא לשעון המערכת System Clock

- ♦ ניתן להשוות את המערכת ל"דופק לב" של מיקרו בקר.
- ♦ אפשר להפעיל מיקרו בקר C8051F020 או בצורה פנימית או באופן חיצוני.



- ♦ תדר מקסימלי 25 MHz
- ♦ תזמון פנימי $16 \text{ MHz} \pm 20\%$
- ♦ מקורות חיצוניות של תדר:
 - גביש, קבל, מעגל RC, שעון של CMOS.

Internal Oscillator – תזמון פנימי.

- ◆ לאחר איפוס מיקרו בקר עובד בתדר ברירת מחדל 2.0 MHz
- ◆ ניתן להגדיר תדר עבודה בעזרת תוכנה לתדרים אחרים: 4.0 MHz, 8.0 MHz, 16 MHz
- ◆ דיוק של תזמון פנימי $\pm 20\%$
- ◆ במידה ומערכות או פרויקטים לא דורשים דיוק גבוה, ניתן להשתמש בתזמון פנימי, אך הוא לא יהיה מדויק.



◆ לאחר איפוס תוכן האוגר יהיה **00010100b** לפי ברירת מחדל

◆ פעולה הזאת מגדירה תדר עבודה 2 MHz

Bit	Symbol	Description
7	MSCLKE	Missing Clock Enable Bit 0: Missing Clock Detector Disabled 1: Missing Clock Detector Enabled. The reset is triggered if clock is missing for more than 10ms
6-5	Unused	Read = 00b, Write = don't care
4	IFRDY	Internal Oscillator Frequency Ready Flag 0: Internal Oscillator Frequency not running at speed specified by the IFCN bits. 1: Internal Oscillator Frequency is running at speed specified by the IFCN bits.
3	CLKSL	System Clock Source Select Bit 0: Uses Internal Oscillator as System Clock 1: Uses External Oscillator as System Clock
2	IOSCEN	Internal Oscillator Enable Bit 0: Internal Oscillator Disabled 1: Internal Oscillator Enabled
1-0	IFCN1-IFCN 0	Internal Oscillator Frequency Control Bit 00: Internal Oscillator typical frequency is 2 MHz 01: Internal Oscillator typical frequency is 4 MHz 10: Internal Oscillator typical frequency is 8 MHz 11: Internal Oscillator typical frequency is 16 MHz

◆ ניתן להשתמש ב-1 מ-4 סוגי מקורות.

Crystal גביש ➤

- משתמשים, כאשר יש צורך בדיוק גבוה של תזמון – נגיד ביצירת גל ריבועי בתדר מדויק.

Capacitor קבל. ➤

- משתמשים במערכות עם צריכת הספק נמוכה בתדרים נמוכים.
- עלות נמוכה.

Resistor-capacitor (RC) נגד-קבל ➤

- דומה לקבל.

CMOS Clock ➤

- משתמשים בשעון CMOS חיצוני.
- שימושי ברגע שישנם מספר התקנים עם שעון משותף לסנכרון בין מערכות האלה.




SILICON LABS

External Crystal גביש חיצוני

◆ בדרך כלל נמצא בערכת פיתוח וניתן להחליף אותו כדי להגיע לתדרים שונים.

◆ דיוק של הגביש הוא לפחות 0.1%

➤ לפעמים בוחרים גביש עם תדר 22.1184 MHz כדי לתת סנכרון לתקשורת טורית (UART) במהירות גבוהה.



External Oscillator Control Register (OSCXCN)

- ◆ ברגע של איפוס ערך של 000000000 אוגר יהיה ב
- ◆ סיבית 7 – 0 במידה והוא שווה ל-0 מחולל חיצוני לא הופעל או לא יציב. 1 – הוא יציב ורץ.
- ◆ סיביות 6-4 מגדירות סוג של מחולל (טבלה מצד ימין).
- ◆ סיבית 3 – ללא שימוש – נשמר לשימוש עתידי.
- ◆ סיביות 2-0 בעמוד הבא יש טבלה שמגדירה את אופי של סיביות האלה.

Bit	Symbol	Description
7	XTLVLD	Crystal Oscillator Valid Flag 0: Crystal Oscillator is unused or not yet stable 1: Crystal Oscillator is running and stable
6-4	XOSCMD2-0	External Oscillator Mode Bits 00x: Off. XTAL1 pin is grounded internally. 010: System Clock from External CMOS Clock on XTAL1 pin. 011: System Clock from External CMOS Clock on XTAL1 pin divided by 2. 10x: RC/C Oscillator Mode with divide by 2 stage. 110: Crystal Oscillator Mode 111: Crystal Oscillator Mode with divide by 2 stage
3	Reserved	Read = undefined, Write = don't care
2-0	XFCN2-0	External Oscillator Frequency Control Bit



המשך External Oscillator Control Register

XFCN	Crystal (XOSCMD = 11x)	RC (XOSCMD = 10x)	C (XOSCMD = 10x)
000	$f < 12 \text{ kHz}$	$f < 25 \text{ kHz}$	K Factor = 0.44
001	$12 \text{ kHz} < f \leq 30 \text{ kHz}$	$25 \text{ kHz} < f \leq 50 \text{ kHz}$	K Factor = 1.4
010	$30 \text{ kHz} < f \leq 95 \text{ kHz}$	$50 \text{ kHz} < f \leq 100 \text{ kHz}$	K Factor = 4.4
011	$95 \text{ kHz} < f \leq 270 \text{ kHz}$	$100 \text{ kHz} < f \leq 200 \text{ kHz}$	K Factor = 13
100	$270 \text{ kHz} < f \leq 720 \text{ kHz}$	$200 \text{ kHz} < f \leq 400 \text{ kHz}$	K Factor = 38
101	$720 \text{ kHz} < f \leq 2.2 \text{ MHz}$	$400 \text{ kHz} < f \leq 800 \text{ kHz}$	K Factor = 100
110	$2.2 \text{ MHz} < f \leq 6.7 \text{ MHz}$	$800 \text{ kHz} < f \leq 1.6 \text{ MHz}$	K Factor = 420
111	$f > 6.7 \text{ MHz}$	$1.6 \text{ MHz} < f \leq 3.2 \text{ MHz}$	K Factor = 1400

CRYSTAL MODE (Circuit from Figure 14.1, Option 1; XOSCMD = 11x)

Choose XFCN value to match the crystal or ceramic resonator frequency.

RC MODE (Circuit from Figure 14.1, Option 2; XOSCMD = 10x)

Choose oscillation frequency range where:

$$f = 1.23(103) / (R * C), \text{ where}$$

f = frequency of oscillation in MHz

C = capacitor value in pF

R = Pull-up resistor value in k Ohm

C MODE (Circuit from Figure 14.1, Option 3; XOSCMD = 10x)

Choose K Factor (KF) for the oscillation frequency desired:

$$f = KF / (C * AV+), \text{ where}$$



f = frequency of oscillation in MHz


C = capacitor value on XTAL1, XTAL2 pins in pF

AV+ = Analog Power Supply on MCU in volts



SILICON LABS





Initializing System Clock C כתיבת קוד בשפת C

```
void Init_Ext_Clock(void)
{
    unsigned int i;
    OSCXCN = 0x67;                //-- 0110 0111b
    //-- External Osc Freq Control Bits (XFCN2-0) set
    //   to 111 because crystal frequency > 6.7 MHz
    //-- Crystal Oscillator Mode (XOSCMD2-0) set to 110

    //-- For Crsytal Oscillator Mode with divide-by-2 stage
    //   OSCXCN = 0x77;

    for (i=9000; i>0; i--);      // Wait at least 1 ms

    //-- Wait till XTLVLD pin is set
    while ( !(OSCXCN & 0x80) );

    OSCICN = 0x88;                //-- 1000 1000b
    //-- Bit 2 : Internal Osc. disabled (IOSCEN = 0)
    //-- Bit 3 : Uses External Oscillator as System
    //           Clock (CLKSL = 1)
    //-- Bit 7 : Missing Clock Detector Enabled (MSCLKE = 1)
}
```

Watchdog Timer טיימר "כלב שמירה".

- ◆ למיקרו בקר יש טיימר שנקרא "watchdog" ש"בורח" משעון של מערכת.
- ◆ מילוי יתר של WDT גורם לאיפוס של מיקרו בקר.
- ◆ לפני ש-WDT מתמלא תוכנה צריכה להפעיל אותו מחדש.
- ◆ WDT שימושי באפליקציות שחשוב להן לא לצאת מבקרה ופיקוד ולא לתת להם להיכנס ללולאה אין סופית.
- ◆ במידה ויש לולאה אינסופית (כתוצאה מתכנון או תכנות לא תקין מבחינת תוכנה או חומרה), טיימר WDT מבצע פעולת איפוס לאחר זמן מוגדר מראש.



- ◆ לאחר איפוס WDT באופן אוטומטי מאופשר ומתחיל לרוץ בערך ברירת מחדל (זמן מקסימלי) – לתדר השעון של 2 MHz זמן שווה ל- 524 ms.
- ◆ WDT מכיל טיימר 21 סיביות שרץ בעזרת שעון המערכת שניתן לתכנות.
 - איפוס של WDT מתבצע באופן אוטומטי, כאשר זמן השהייה בין פעולת כתיבה לאוגרי בקרה עולה מעל זמן שתכננו מראש.
- ◆ ניתן לאפשר או לנטרל את עבודת ה-WDT בעזרת קוד שכתב משתמש.
 - ניתן לנעול אותו נגד נטרול לא רצוי או לא מתוכנן.
- ◆ ברגע ש-WDT נעול, אי-אפשר לנטרל אותו, עד האפוס הבא.
- ◆ ניתן גם לנטרל אותו באופן קבוע. תכונות של WDT ניתן לשנות ולהגדיר בעזרת אוגר watchdog timer control register (WDTCN).
- ◆ ניתן לבדוק מי היה מקור של איפוס בעזרת קריאת אוגר RSTSRC.

Watchdog Timer Control אוגר (WDTCN)

Bit	Description
7-0	WDT Control Writing 0xA5 both enables and reloads the WDT Writing 0xDE followed within 4 system clocks by 0xAD disables the WDT Writing 0xFF locks out the disable feature
4	Watchdog Status Bit (when Read) Reading this bit indicates the Watchdog Timer Status 0: WDT is inactive 1: WDT is active
2-0	Watchdog Timeout Interval Bits These bits set the Watchdog Timer Interval. When writing these bits, WDTCN.7 must be set to 0.



הגדרת זמן השהייה של WDT.

- ◆ סיביות 2-0 של אוגר WDTCN מגדירות זמן השהייה של טיימר . ניתן לחשב את הזמן בעזרת משוואה -

$$4^{3+WDTCN[2-0]} \times T_{sysclk}$$

- ◆ T_{sysclk} – זמן השהייה של שעון המערכת.

- ◆ לשעון של 2 MHz ניתן להגדיר זמן השהייה בין 0.032 ms עד 524 ms.

- ◆ כאשר מגדירים זמן השהייה, סיבית WDTCN.7 חייבת להיות מאופסת.

- ◆ ניתן לקרוא בחזרה זמן השהייה שמוגדר ע"י קריאת אוגר WDTCN.

- ◆ קריאת WDTCN[2-0] לאחר איפוס, מחזירה ערך 111b.





```
//-----
// Basic blank C program that does nothing
// other than disable the watch dog timer
//-----
// Includes
//-----
#include <C8051F020_defs.h> //-- SFR declarations
void main (void)
{
    // Disable watchdog timer
    WDTCN = 0xde;
    WDTCN = 0xad;
    while(1);    //-- Stops program from terminating
}
//-----
```

הגדרת צורת יציאות של פורטים.

- ◆ ניתן להגדיר פורטים 0 עד 3 בצורת Open-Drain או בצורת Push-Pull.
- ◆ מצב ברירת מחדל Open-Drain.
 - כתיבת "0" מקצרת את היציאה לאדמה.
 - כתיבת "1" מעבירה את הרגל הספציפית להתנגדות יציאה אין סופית גבוהה.
- ◆ במצב Push-Pull:
 - כתיבת "0" מקצרת את היציאה לאדמה.
 - כתיבת "1" מקצרת את היציאה למקור מתח.

ניתן לחבר LED בלוגיקה שלילית בעזרת חיבור Open-Drain, במידה ומשתמשים בלוגיקה חיובית – חובה להשתמש ב-Push-Pull.



הגדרת צורת יציאות של פורטים. (המשך)

◆ ניתן להגדיר את מצב הפורטים ע"י אוגרים PnMDOUT, כאשר n מציין מספר פורט.

◆ לדוגמא אם מגדירים "1" באוגר P1MDOUT.6, אז פורט P1.6 יהיה מוגדר למצב Push-Pull, אם מגדירים "0" באוגר P1MDOUT.6, אז פורט P1.6 יהיה מוגדר למצב Open-Drain.

◆ עד ש-Crossbar יהיה מוגדר ומאופשר, יציאות של מיקרו לא יהיו מאופשרות לשימוש.

◆ דוגמא:

```
P1MDOUT |= 0x40; //-- Enable P1.6 as push-pull output
```



◆ כדי להגדיר פורט לקליטה דיגיטלית צריכים להעביר אותו למצב "Open-Drain" ולהגדיר אותו ל-"1" כדי להפעיל אותו למצב התנגדות יציאה אינסופית גבוהה.

◆ לדוגמא אם אנו מגדירים פורט P3.7 בתור כניסה, צריכים לשים "0" ב-P3.7MDOUT.7 ולשים "1" ב-P3.7.

◆ דוגמא:

```
//-- Configure P3.7 for input
P3MDOUT &= 0x7F;          //-- Write a logic 0 to set Open-Drain
                          // Output mode
P3 |= 0x80;              //-- write a logic 1 to P3.7
```

הגדרת צורת קליטה לפורט 1 P1MDIN

Bit	Symbol	Description
7-0	P1MDIN.[7:0]	<p>Port 1 Input Mode Bits.</p> <p>0: Port Pin is configured in Analog Input mode. The digital input path is disabled (a read from the Port bit will always return '0'). The weak pull-up on the pin is disabled.</p> <p>1: Port Pin is configured in Digital Input mode. A read from the Port bit will return the logic level at the Pin. The state of the weak pull-up is determined by the WEAKPUD bit</p>

◆ איפוס המערכת (העברה לקליטה ספרתית של כל הפורט) 0xFF


◆ איפוס של סיבית גורמת להעברה למצב קליטה אנלוגית ועושה פעולות הבאות:

- נטרול דרייברים של יציאה ששייכים לאותם פינים של פורט.
- הודעה ל- crossbar לבטל שיוך פורט למערכת ספרתית פנימית.



- ◆ משתמשים בנגדים האלה, כאשר מידע הוא דו-כיווני וקיימים נגדי pull-up חיצוניים חזקים מצד הרכיב (נגיד I2C או SPI).
- ◆ זה מאפשר שגם רכיב וגם הפורט יכולים לאפס או לעלות ל-"1" את היציאות שלהם (כלומר יש אפשרות גם לקריאה וגם לכתובה).
- ◆ בברירת מחדל לכל פורט יש נגדי Pull-Up חלשים (בסביבות $100\text{ k}\Omega$) שמאפשר חיבור עם התנגדות בין פין לבין VDD.
- ◆ ניתן לנטרל אותם ע"י כתיבת "1" לאוגר Weak Pull-up Disable (WEAKPUD, XBR2.7).
- ◆ נגדי Pull-Ups חלשים מנטרלים באופן אוטומטי, כאשר מעבירים להם "0".

Crossbar



- ◆ **בעיה:** הרבה פונקציות יכולות להתבצע אך ורק בתוך מיקרו בקר.
 - מספר פינים שניתן להתחבר לעולם החיצוני מוגבל.

- ◆ **פתרון:** תבחרו רק רכיבים שאתם באמת צריכים לפרויקט שלכם ותחברו אותם לפינים חיצוניים.
 - זאת הפונקציה של crossbar.
 - מפתח של המערכת מגדיר באיזה רכיבים להשתמש, לאיזה פורטים לחבר ומהי קונפיגורציה של הפורטים בהתאם לפרויקט.

- ◆ למיקרו בקר C8051F020 יש סט גדול של כלים כמו: UART, ניהול פסי מערכת (system management bus) – SMBus, טיימרים ומונים, פסיקות.
 - לחומרה הזאת אין פינים מיוחדים שמיועדים למטרות האלה וניתן להגדיר אותם בעזרת crossbar.
 - ניתן להשתמש ב-4 פורטים קלט-פלט עם רמת עדיפות נמוכה - (P0, P1, P2 and P3).
 - ניתן להגדיר כל אחד מהרגליים (פינים) של פורטים האלה בתור אוגרים למטרה כללית (general purpose) לצורך קלט/פלט ולקשר אותו לחומרה ספרתית חיצונית.

Crossbar Pin Assignment and Allocation Priority

Pin I/O	P0								P1								P2								P3								Crossbar Register Bits
	0	1	2	3	4	5	6	7	0	1	2	3	4	5	6	7	0	1	2	3	4	5	6	7	0	1	2	3	4	5	6	7	
Tx0 Rx0	•																													UART0EN: XBR0.2			
SCK MISO MOSI NSS	•	•						•	•																					SPI0EN: XBR0.1			
SDA SCL	•	•	•					•	•	•																				SMB0EN: XBR0.0			
TX1 RX1	•	•	•					•	•	•																				UART1EN: XBR2.2			
CEX0 CEX1 CEX2 CEX3 CEX4	•	•	•	•				•	•	•	•				•	•	•	•												PCA0ME: XBR0.[5:3]			
ECI	•	•	•	•	•	•	•	•	•	•	•	•	•	•															ECI0E: XBR0.6				
CP0	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													CP0E: XBR0.7				
CP1	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													CP1E: XBR1.0				
T0	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													T0E: XBR1.1				
INT0	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													INT0E: XBR1.2				
T1	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													T1E: XBR1.3				
INT1	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													INT1E: XBR1.4				
T2	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													T2E: XBR1.5				
T2EX	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													T2EXE: XBR1.6				
T4	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													T4E: XBR2.3				
T4EX	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													T4EXE: XBR2.4				
/SYSCLK	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													SYSCKE: XBR1.7				
CNVSTR	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•													CNVSTE: XBR2.0				

ALE	/RD	/WR	AIN1.0/A8	AIN1.1/A9	AIN1.2/A10	AIN1.3/A11	AIN1.4/A12	AIN1.5/A13	AIN1.6/A14	AIN1.7/A15	A8m/A0	A9m/A1	A10m/A2	A11m/A3	A12m/A4	A13m/A5	A14m/A6	A15m/A7	AD0/D0	AD1/D1	AD2/D2	AD3/D3	AD4/D4	AD5/D5	AD6/D6	AD7/D7
			AIN1 Inputs /					Muxed Addr. H /					Muxed Data /													
			Non-Muxed Addr. H					Non-Muxed Addr. L					Non-Muxed Data													



המשך Crossbar Pin Assignment and Allocation Priority

- ◆ ל- crossbar יש סדר עדיפות בהתאם להגדרת פינים מיוחדים.
 - ל-UART0 יש רמת עדיפות גבוהה ביותר והוא חייב להיות רק ב- P0.0 ו- P0.1, ל- CNVSTR יש רמת העדיפות הנמוכה ביותר.
- ◆ ישנם 3 אוגרי הגדרה **XBR0, XBR1 ו- XBR2**, שבהם מגדירים פינים מיוחדים.
- ◆ אם סיבית המשויכת מאותחלת ב-"1" באוגר של crossbar, אז פורט מסוים גם שייך להתקן שנבחר.
- ◆ שיוך פורטים נעשה בקבוצות.
 - לדוגמא הגדרת פורטים של UART0 (TX0 ו- RX0) עושים ביחד.
- ◆ **דוגמא:** במידה וסיבית UART0EN (XBR0.2) מאותחל ב-"1", אז פונקציה של תקשורת טורית TX0 ו- RX0 מתבצעת ע"י פינים P0.0 ו- P0.1.
- עקב כך שלתקשורת טורית 0 יש רמת העדיפות הגבוהה ביותר, פינים P0.0 ו- P0.1 תמיד יהיו שייכים לתקשורת הזאת, כאשר סיבית UART0EN תקבל "1" ואף רכיב אחר לא יוכל לעבוד עם פורטים האלה.



- ◆ אפשרות של crossbar נעשה לאחר שסיימנו להגדיר את שלושת האוגרים שלו (XBR0, XBR1 , XBR2).
- ◆ לאחר סיום הגדרת האוגרים מאתחלים ב-"1" את סיבית מספר 6 (XBARE) באוגר XBR2.
- ◆ כל הדרייברים של (כניסות ויציאות) מנוטרלים עד ש-crossbar מוגדר ומאותחל.

```
//-- Configures the Crossbar and GPIO ports -----  
void Init_Port(void)  
{  
    P0MDOUT |= 0x01;    //-- Enable TX0 as a push-pull output  
    P1MDOUT |= 0x40;    //-- Enable P1.6 as push-pull output  
  
    XBR0 = 0x04;        //-- Enable UART0  
    XBR1 = 0x00;  
    XBR2 = 0x40;        //-- Enable Crossbar & weak pull-ups  
                        // (globally)  
}
```

XBR0 (Crossbar Register 0)

◆ XBR0 SFR, upon reset, has a value 0x00

Bit	Symbol	Description
7	CP0E	Comparator 0 Output Enable Bit. הגדרת משווה 0: CP0. משווה 0 לא מחובר לפורט 1: CP0 משווה 0 מחובר לפורט
6	ECI0E	PCA0 External Counter Input Enable Bit. הגדרת מונה חיצוני 0: PCA0 External Counter Input unavailable at Port pin. מונה מנוטרל 1: PCA0 External Counter Input (ECI0) routed to Port pin. מונה מאופשר.
5-3	PCA0ME	PCA0 Module I/O Enable Bits. 000: All PCA0 I/O unavailable at Port pins. מונה מנוטרל. 001: CEX0 routed to Port pin. פורט מחובר כרגל בודדת. 010: CEX0, CEX1 routed to 2 Port pins.. פורט מחובר כ2 רגליים. 011: CEX0, CEX1, and CEX2 routed to 3 Port pins.. פורט מחובר כ3 רגליים. 100: CEX0, CEX1, CEX2, and CEX3 routed to 4 Port pins.. פורט מחובר כ4 רגליים. 101: CEX0, CEX1, CEX2, CEX3, and CEX4 routed to 5 Port pins. פורט מחובר כ5 רגליים. 110: RESERVED 111: RESERVED
2	UART0EN	UART0 I/O Enable Bit. ביט הגדרה של תקשורת טורית 0: UART0 I/O unavailable at Port pins. תקשורת טורית מנוטרלת. 1: UART0 TX routed to P0.0, and RX routed to P0.1 תקשורת טורית מאופשרת
1	SPI0EN	SPI0 Bus I/O Enable Bit. ביט הגדרה של פרוטוקול SPI 0: SPI0 I/O unavailable at Port pins. 1: SPI0 SCK, MISO, MOSI, and NSS routed to 4 Port pins.
0	SMB0EN	SMBus0 Bus I/O Enable Bit. ביט הגדרה של פרוטוקול I2C 0: SMBus0 I/O unavailable at Port pins. 1: SMBus0 SDA and SCL routed to 2 Port pins.



XBR1 (Crossbar Register 1)

Bit	Symbol	Description
7	SYSCKE	<i>/SYSCLK Output Enable Bit.</i> 0: /SYSCLK unavailable at Port pin. 1: /SYSCLK routed to Port pin.
6	T2EXE	<i>T2EX Input Enable Bit.</i> 0: T2EX unavailable at Port pin. 1: T2EX routed to Port pin.
5	T2E	<i>T2 Input Enable Bit.</i> 0: T2 unavailable at Port pin. 1: T2 routed to Port pin.
4	INT1E	<i>/INT1 Input Enable Bit.</i> 0: /INT1 unavailable at Port pin. 1: /INT1 routed to Port pin.
3	T1E	<i>T1 Input Enable Bit.</i> 0: T1 unavailable at Port pin. 1: T1 routed to Port pin.
2	INT0E	<i>/INT0 Input Enable Bit.</i> 0: /INT0 unavailable at Port pin. 1: /INT1 routed to Port pin.
1	T0E	<i>T0 Input Enable Bit.</i> 0: T0 unavailable at Port pin. 1: T0 routed to Port pin.
0	CP1E	<i>CP1 Output Enable Bit.</i> 0: CP1 unavailable at Port pin. 1: CP1 routed to Port pin.

◆ **XBR1 SFR, upon reset, has a value 0x00**

XBR2 (Crossbar Register 2)

Bit	Symbol	Description
7	WEAKPU D	Weak Pull-Up Disable Bit. 0: Weak pull-ups globally enabled. 1: Weak pull-ups globally disabled.
6	XBARE	Crossbar Enable Bit. 0: Crossbar disabled. All pins on Ports 0, 1, 2, and 3, are forced to Input mode. 1: Crossbar enabled.
5	-	UNUSED. Read = 0, Write = don't care.
4	T4EXE	T4EX Input Enable Bit. 0: T4EX unavailable at Port pin. 1: T4EX routed to Port pin.
3	T4E	T4 Input Enable Bit. 0: T4 unavailable at Port pin. 1: T4 routed to Port pin.
2	UART1E	UART1 I/O Enable Bit. 0: UART1 I/O unavailable at Port pins. 1: UART1 TX and RX routed to 2 Port pins.
1	EMIFLE	External Memory Interface Low-Port Enable Bit. 0: P0.7, P0.6, and P0.5 functions are determined by the Crossbar or the Port latches. 1: If EMI0CF.4 = '0' (External Memory Interface is in Multiplexed mode) P0.7 (/WR), P0.6 (/RD), and P0.5 (ALE) are 'skipped' by the Crossbar and their output states are determined by the Port latches and the External Memory Interface. 1: If EMI0CF.4 = '1' (External Memory Interface is in Non-multiplexed mode) P0.7 (/WR) and P0.6 (/RD) are 'skipped' by the Crossbar and their output states are determined by the Port latches and the External Memory Interface.
0	CNVSTE	External Convert Start Input Enable Bit. 0: CNVSTR unavailable at Port pin. 1: CNVSTR routed to Port pin.

◆ **XBR2 SFR,**
upon reset,
has a value
0x00

Ports 4 Through 7

Bit	Symbol	Description
7	P7H	Port7 Output Mode High Nibble Bit. 0: P7.[7:4] configured as Open-Drain. 1: P7.[7:4] configured as Push-Pull.
6	P7L	Port7 Output Mode Low Nibble Bit. 0: P7.[3:0] configured as Open-Drain. 1: P7.[3:0] configured as Push-Pull.
5	P6H	Port6 Output Mode High Nibble Bit. 0: P6.[7:4] configured as Open-Drain. 1: P6.[7:4] configured as Push-Pull.
4	P6L	Port6 Output Mode Low Nibble Bit. 0: P6.[3:0] configured as Open-Drain. 1: P6.[3:0] configured as Push-Pull.
3	P5H	Port5 Output Mode High Nibble Bit. 0: P5.[7:4] configured as Open-Drain. 1: P5.[7:4] configured as Push-Pull.
2	P5L	Port5 Output Mode Low Nibble Bit. 0: P5.[3:0] configured as Open-Drain. 1: P5.[3:0] configured as Push-Pull.
1	P4H	Port4 Output Mode High Nibble Bit. 0: P4.[7:4] configured as Open-Drain. 1: P4.[7:4] configured as Push-Pull.
0	P4L	Port4 Output Mode Low Nibble Bit. 0: P4.[3:0] configured as Open-Drain. 1: P4.[3:0] configured as Push-Pull.

◆ פורטים 4 עד 7 משויכים ישירות לפורטים שניתנים לגישה אך ורק בצורת בית ומוגדרים בתור אוגרים לשימוש כללי – GPIO.

◆ אי-אפשר להגדיר כל רגל ורגל בנפרד, אלא רק רביעות של פורטים.





S I L I C O N L A B S

www.silabs.com/MCU

www.elecstudy.org

markalex012@gmail.com